FPGA & CPLD زمان برنامه نویسی VHDL

ایده اصلی و زیر بنایی معماری FPGA و CPLD بسیار ساده است. به طوری كلی میتوان مدارهای تركیبی و ترتیبی را مستقیماً روی بستر سیلیكون ایجاد كرد. تراشه‌های ASIC با اینكه كارایی بالایی دارند اما تنها می‌توانند یك نوع عملیات را انجام دهند.

از آنجایی كه امكان توزیع هزینه توسعه بین چند كاربر وجود ندارد، قیمت ASIC ها معمولاً بیش از سیستمهای مبتنی بر ریز پردازنده معمولی می‌شود.

تكنولوژی تراشه‌های قابل برنامه‌ریزی

قابلیت برنامه ریزی شدن مدارات مختلف و اتصالات متفاوت بر روی PLD به دلیل سوئیچ‌های قابل برنامه ریزی است كه در این تراشه وجود دارد، این سوئیچ‌ها می‌بایست علاوه بر اشغال فضای بسیار كم دارای كمترین تأخیر زمانی باشند بطور كلی سوئیچ‌‌های قابل برنامه ریزی در PLD با استفاده از سه نوع تكنولوژی قابل پیاده سازی است.

1-استفاده از Anti – Fuse

2-استفاده از سلولهای حافظه موقت Sram

3-استفاده از گیتهای شناور EEPROM یا EPROM

Anti – Fuse

خصوصیت اصلی Anti – Fuseها تنها یك بار قابلیت برنامه‌ریزی بودن، اشغال فضای كم و بالا بودن فركانس كاری، به دلیل پایین بودن اثر مقاومتی و ظرفیت خازنی آنها است.

عیب اصلی این روش نداشتن قابلیت برنامه ریزی مجدد است و زمانی كه یك بار برنامه‌ریزی گردد دیگر به حالت اولیه برنمی‌گردد و مزیت اصلی آن فركانس كاری بالا  و اشغال فضای كم آن است این نوع PLDها نسبت به انواع دیگر PLDها نسبتاً گرانتر هستند.

SRAM

در روش SRAM از سلولهای حافظه به دو طریق استفاده می‌شود، در روش اول از یك سلول حافظه برای كنترل روشن یا خاموش شدن یك ترانزیستور استفاده می‌گردد كه در این حالت خروجی سلول  حافظه به بیس ترانزیستور یا گیت فت متصل می شود،‌ با  روشن یا خاموش شدن ترانزیستور یك مسیر وصل یا قطع می‌شود. در روش دوم سلول حافظه به ورودیهای انتخاب مالتی پلكسر وصل می‌شود. در این حالت با صفر یا یك شدن سلول حافظه مسیر خطوط عوض می‌شود، مهمترین عیب این روش پاك شدن برنامه ریزی با قطع تغذیه می‌باشد، تراشه‌هایی كه با این روش برنامه ریزی می‌گردند، می‌بایست با استفاده از یك سیستم جانبی با هر بار وصل شدن تغذیه تراشه برنامه ریزی گردد، این روش نسبت به روش Anti – Fuse فضای بیشتری اشغال می‌كند و تأخیر زمانی نیز بیشتر است.

روش برنامه ریزی EEPROM یا EPROM

مهمترین مزیت این روش پاك نشدن برنامه ریزی با قطع برق مهمترین عیب آن اشغال فضای زیاد این نوع ساختار سوئیچ‌ می‌باشد.

تقسیم بندی PLDها

PLDها شامل قطعات كم ظرفیت و پرظرفیت می‌باشند. PLDهای كم ظرفیت (ساده ) معمولاً كمتر از 600 گیت قابل استفاده دارند و شامل محصولاتی چون PALها و GALها می‌شوند.

PLDهای ساده شامل سوئیچ‌های EEPROM یا EPROM و Anti – Fuse می‌باشند.

(High – Capacity – PLD)   HCPLD بیشتر از 600 گیت قابل استفاده دارند و شامل CPLD و FPGA می‌شوند.

FPGAها ساختمان اتصالات داخلی گسسته دارند، در حالیكه CPLDها دارای اتصالات داخلی پیوسته می‌باشند.

در ساخت HCPLD ها از تكنولوژی EEPROM , EPROM , Sram و Anti – Fuse استفاده شده است.